SiC FET 设计技巧

电源设计人员热衷于创新，需要关键的技术信息来打造更好的最终产品。为大力帮助培养和支持设计人员，Qorvo 提供了多种技术器件和应用内容。通过遵循这些技术指南，电源设计人员可以利用 SiC FET 的优势并实现更出色的最终产品性能。当您准备好开始设计时，FET-Jet 计算器可以通过三个简单的步骤帮助您确定适合具体设计的器件。

RC 缓冲器指南

与使用高 R_(G)（即栅极电阻值）相比，具有小 R_(G) 的 RC 缓冲电路可提供更好的 EMI 抑制和更高的效率。使用缓冲电路时，没有额外的栅极延迟时间，小 R_(G) 有助于更有效地控制关断 V_(DS) 峰值尖峰和振铃持续时间，而高 R_(G) 会抑制峰值尖峰，但会导致较长的延迟时间。此外，使用缓冲电路时的总开关损耗小于使用高 R_(G) 时的总开关损耗，同时在中等负载到满负载情况下，E_(OFF) 大幅降低，而 E_(ON) 仅略有增加。由此可见，电路效率将随着负载电流的提高而提高。与其他高性能功率开关一样，由于 dv/dt 和 di/dt 比率较高，我们强烈建议采用适当的 PCB 布局设计以尽量减少电路寄生效应。欲了解更多 SiC FET 设计信息，包括缓冲电路如何提高整体系统性能，请参阅以下链接。