常见问题解答

是的。对于硬开关，可以通过栅极电阻有效控制导通 dV/dt 斜率。关断时需要更高的栅极电阻来减慢速度。但是，我们建议在器件漏极-源极之间使用小型 RC 缓冲器，以同时实现高效率和低 EMI。有关详细信息，请查看我们以此为主题的网络研讨会 。

Qorvo 专注于以 SiC JFET 为基础的共源共栅，因为共源共栅器件具备易于实现栅极驱动、良好的体二极管行为、优秀的短路处理能力等出色特性。此外因为 MOSFET 中的沟道区域对器件 RdsA 的影响更大，所以与 SiC 平面和沟槽 MOSFET 相比，SiC 垂直 JFET 的 RdsA 较低，这为其带来了关键的成本效益优势。随着 JFET 和 MOSFET 技术的进步，这种差异将继续存在，在 1200 V 电压下是如此，在 650 V 电压下更是如此。2019 年堆叠共源共栅芯片的发布后，Qorvo 共源共栅组装的复杂度变得与 SiC MOSFET 相当。鉴于这些进展，我们将共源共栅作为需要宽带隙 (WBG) 开关优势的电力电子设备的长期解决方案。

Qorvo FET 使用垂直 SiC JFET，即使在 650 V 电压下，其 RdsA 也远低于横向 GaN FET，并且还可以扩展到更高的额定电压。共源共栅器件还使用专门定制的 LV MOSFET 来简化 FET 操作，并提供与所有现有 SiC MOS 和 Si IGBT/MOS 开关兼容的栅极驱动。Qorvo SiC FET 优越性能的主要来源于其 Cds=0 的 JFET 结构，该结构解决了快速开关期间出现的分压器问题，消除了对 GaN 共源共栅和旧有 SiC 共源共栅的影响。

大多数电源和逆变器设计人员以及设备制造商都非常熟悉 SiC MOSFET 结构。SiC JFET 的工艺有很大不同，共源共栅产品的创造需要更多的工程工作量，例如需要特殊的 LV Si MOSFET 和先进封装。Qorvo 是少数拥有全部所需封装、Si 和 SiC 专业知识的制造商，因此必将能够实现突破。最后，SiC MOSFET 更容易通过栅极电阻进行控制，而 SiC 共源共栅的控制范围有限，需要 Qorvo 根据应用来定制器件。这些器件可提供更出色的性能。

Qorvo 共源共栅/FET 通常并联使用以增加功率输出。FET 的性能由 SiC JFET 主导。这种结构可控制开关速度，并使得器件的 Vth 不会随温度而降低，且让 Rdson 具有显著的正温度系数。这些特性使器件能够实现高效并联，并使其对低压 MOSFET Vth 等的变化不敏感。

避免 LVMOS 中电压过应力的关键是使用 Cds=0 的 JFET 器件结构，这可以避免出现任何电容性分压现象。此外，在沟槽 MOSFET 的每个单元中，LVMOS 都设计有内置钳位 PN 结二极管，这使得该器件能够持续承受大型重复雪崩事件。雪崩模式老化以及无参数变化的 1M 周期雪崩事件测试都证明了这一点。

对于 SiC 共源共栅 FET，导通速度可以通过使用更高的 Vgs(on) 或更低的 Rgon 来提高。较高的 Rgon 或较低的 Vgs(on) 可以减慢器件的导通速度。虽然较高的 Rgoff 实际上会减慢器件速度，但使用 Rgoff 来调整关断速度比较困难。因此推荐在直流总线上或整个器件上使用小型 RC 缓冲器，这可以尽量减少过冲和振铃，同时大大减轻开关损耗恶化情况。有关不同 SiC FET 的推荐缓冲器指南，请参阅如下两个文档：

• SiC FET 用户指南
• 采用缓冲器的快速 SiC FET 开关

SiC 器件的 Eas 耐量确实取决于芯片尺寸。然而，在实际应用中，器件处理低能量雪崩的高峰值电流的能力更为关键，这种雪崩可能发生在交流线路遭受雷击和其他过应力事件期间。在这方面，Qorvo 的 SiC 共源共栅 FET 非常出色，因为 JFET 处理雪崩的机制是进入有源模式。JFET 在重复模式下可以安全地处理非常高的雪崩电流密度，而不会改变器件参数和电容，这比栅极氧化物可能受到影响的传统 SiC MOSFET 要好得多。

最大工作频率取决于所使用的开关类型，即硬开关还是软开关。所有开关器件的 Eon 损耗都较高，因此硬开关频率应保持在 100-200 kHz 以下。对于软开关电路，650 V SiC 共源共栅 FET 可以在 500 kHz 下使用。1200 V FET 也可以在 200-500 kHz 下使用，不过大多数高效率电路使用更低的频率。

SiC MOSFET 沟道迁移率相当低，其温度依赖性导致在 27℃ 至 125℃ 之间，沟道电阻随温度而下降，这可以在漂移层电阻随温度升高而增加时提供补偿，而后者对于所有理想体传导而言都很常见。SiC JFET 结构的体沟道迁移率要高出 10-20 倍，因此 RdsA 更低。该迁移率随着温度的升高而增加，更贴合理想的体迁移率。这使得 SiC 共源共栅 FET 的 Rds 随温度升高的整体增加幅度更大。得益于此，器件更易于并联，并且更有助于轻松实现稳健的短路处理能力。

这是因为 Qorvo SiC FET 的大部分 Qrr 来自电容性电荷 SiC JFET Coss。而电容性电荷不会随着温度的升高而增加。Qrr 的一小部分来自 LV Si MOSFET 体二极管，其中的电荷会随着温度的升高而增加。所以整体来看只增加了 10%，非常小。

这是因为 Qorvo SiC FET 的 Cgd 非常小，所以其关断速度往往非常快，这也使得关断损耗非常低。使用大约 20 欧姆的 Rg,off 时，FET 关断的 dV/dt 可以减慢至大约 80 V/ns ，这仍然相当快，并且关断损耗非常低。使用 20 欧姆 Rg,off 基本上可以实现与传统 SiC MOSFET 相当或更优异的关断损耗。

全都采用了纯锡镀层。

Qorvo 快速 SiC FET 系列 (UF3C/UF3SC) 通常至少需要一个总线缓冲器，在布局不佳或使用 3L 封装的情况下，可能需要为整个器件搭配一个 RC 缓冲器。此用户指南列举了我们推荐的适当栅极电阻和缓冲器。

我们支持 LTSPICE。您可以从我们的网站下载 LTSPICE 模型以及包含模型使用说明和建议的应用笔记 。

UJ3C FET 系列是我们的第三代 SiC FET，多数时候作为通用器件，非常适合不需要尽量降低硬导通损耗的软开关应用。

UF3C FET 专门针对硬开关、快速导通应用而设计。与 UJ3C 系列相比，该系列提供更低的 Qrr 和更低的 Eon。这些器件速度相当快，通常建议搭配小型缓冲器，以实现非常低的损耗和干净的波形。如需关于支持更高性能 UF3C 设计的更多信息，请点击这里。